ADC入門 -サンプルホールド回路とnMOSスイッチ- nanaloglab

はじめに
サンプルホールド回路の基本構成
MOSFET スイッチの構成
有限オン抵抗の影響
nMOSスイッチの実装と非線形性
設計ポイント
まとめ
参考文献

はじめに

前回までの記事では，ADC の理論について数学的なプロセスを通じて学んできました．今回からは，いよいよ回路設計に踏みこんでいきます．

これまで扱ってきた理論は，“理想的な世界”の話でしたが，実際の回路レベルに落とし込むと，必ずしも全てが理想通りには動きません．前回の記事で触れた DNL や INL といった ADC の非線形性は，“現実な回路特性”から生じるものです．

ADCの非線形性を表す代表的な指標「DNL（微分非直線性）」と「INL（積分非直線性）」を、図と数式でわかりやすく解説します．

では具体的に，どのような要因が非線形を生み出しているのか．そして少しでも改善するには，実務ではどんな工夫がなされているのか．そういった視点を持ちながら，できるだけ実務寄りでわかりやすい解説を目指していきます．

本記事ではまず，ADC の入力段として登場するサンプルホールド回路（S/H 回路）と，そこで使われる nMOS スイッチの基本から学んでいきます．今後の記事でも繰り返し登場する基礎部分ですので，この段階でしっかり理解しておきましょう．今回は，理想スイッチと現実のMOS スイッチのふるまいを比較しながら解説します．

サンプルホールド回路の基本構成

最初に，サンプルホールド回路（Sample & Hold）について解説します．
（講義内では“トラックホールド回路（Track & Hold）”という名称で説明されていましたが，筆者としては「サンプルホールド回路」の方が馴染み深いため，本記事ではS/H 回路に表記を統一します．）

S/H 回路の構成は非常にシンプルで，スイッチとコンデンサの 2 つだけで動作します．スイッチ \(\phi\) が閉じている間は，スイッチ経路を通して電荷がコンデンサへチャージ（あるいはディスチャージ）されるため，出力電圧 \(v_\text{out}\) は入力信号 \(v_\text{in}\) に追従します（Sample）．そして，スイッチ \(\phi\) が開くと電荷の経路が途切れるため，コンデンサに蓄えられた電圧がそのまま保持されます（Hold）．

クロック信号によってスイッチ \(\phi\) が周期的に開閉することで，入力・出力信号のふるまいは次のようになります．

モード	スイッチ状態	出力電圧	説明
Sample	ON	\(v_\text{out}=v_\text{in}\)	入力に追従
Hold	OFF	\(v_\text{out} 一定\)	サンプル値を保持

フォールエッジ（立下り）でサンプリングが行われ，その瞬間の値が次段に渡されます．これがS/H 回路の基本動作です．

MOSFET スイッチの構成

S/H 回路で必要なのは「コンデンサ」と「スイッチ」の2つでした．ここで次の課題となるのが，そのスイッチをどのようなデバイスで実現するかです．

現代の半導体回路では，スイッチの実装には MOSFET（MOS トランジスタ）が最も一般的です．MOSFET はゲート電圧で ON/OFF を電気的に制御できるため，スイッチ素子として優れています．この MOSFET を用いた“半導体スイッチ”の登場によって，現在の情報化社会が成り立っていると言っても過言ではありません．

しかし当然ながら，MOSFET も理想スイッチそのものではありません．
本稿ではまず，nMOS スイッチの基本動作を確認します．

nMOS スイッチの原理

下図のように，ゲートに電圧がかかっているとき（High）のみ電流が流れ，ゲートが Low のときには電流が流れません．

ゲート電圧 High → 電流が流れる（ON 状態）
ゲート電圧 Low → 電流が流れない（OFF 状態）

この ON/OFF の切り替えが，スイッチの動作に相当します．

理想スイッチと現実の MOS スイッチの違い

スイッチの抵抗に着目した理想と現実の差を下表にまとめます．
理想的なスイッチは「閉じたら完全にショート」，「開いたら完全にオープン」と考えていますが，MOS スイッチでは有限のオン抵抗\(R_\text{on}\)を持ちます．また，今回の記事では詳しく触れませんが，スイッチを開いているときにもわずかなリーク電流が流れます．

項目	理想スイッチ	MOS スイッチ（現実）	コメント
スイッチON 時の抵抗	0 Ω （完全ショート）	\(R_\text{on} > 0\) （有限のオン抵抗）	サンプリング誤差の要因
スイッチOFF 時の抵抗	\(\infty\) Ω （完全オープン）	\(R_\text{off} < \infty\) （リーク電流あり）	ホールド誤差の要因

上の表からも分かるように，オン抵抗が小さければ小さいほど，リーク電流が小さければ小さいほど，理想のスイッチに近づきます．

有限オン抵抗の影響

続いて，有限のオン抵抗がS/H 回路の特性にどのような影響を与えるかを数式を用いて考えていきます．DC 入力と AC 入力に分けてそれぞれの影響を解説します．

DC入力

まずは最もシンプルなDC 入力（一定電圧）を考えます．有限のオン抵抗を考慮するため，スイッチにオン抵抗 \(R_\text{on}\) を直列にモデル化した回路を用います．入力電圧は \(V_\text{in0} \)とします．

スイッチが閉じた瞬間から，コンデンサが充電を開始し，出力電圧 \(v_\text{out}\) は次式のように \(V_\text{in0}\)に向かって立ち上がります．

\(v_\text{out}(t)=V_\text{in0}\left(1-e^{-t/(R_\text{on}C)}\right)\)

スイッチが開くタイミングをサンプリング時刻とし，例えば \(t=T_S/2\) でサンプルすると，そのときの電圧は次式になります．

\(v_\text{out}\!\left(\frac{T_S}{2}\right)=V_\text{in0}\left(1-e^{-T_S/(2R_\text{on}C)}\right)\)

ここで，もし \(R_\text{on}C\) が十分に小さければ，指数項はほぼゼロとなり，

\(v_\text{out} \approx V_\text{in0}\) となります．つまり，サンプル期間中にコンデンサがほぼ狙い通りの電圧まで充電されていることになります．
この「充電が十分に間に合っている」状態を実現するためには，下記の条件を満たす必要があります．

\(R_\text{on}C \ll \frac{T_S}{2}\)

直感的に言えば，「スイッチが閉じている時間内にキャパシタをほぼ完全に充電しきる」ということです．これがサンプリング時の鉄則です．
もしこの条件が守られなければ，入力電圧と出力電圧に差が生まれ，その差がそのままサンプリング誤差につながってしまいます．

AC入力

次に，入力信号が時間とともに変化する AC 信号の場合を考えます．実際の ADC では，DC 信号だけでなく一定帯域を持つアナログ信号をサンプリングすることがほとんどです．このとき，スイッチ＋オン抵抗＋コンデンサで構成される回路は，もはや単純な充電回路ではなく，周波数特性を持つローパスフィルタとして振る舞います．

このローパスフィルタの伝達関数は次式です．

\(H(j\omega)=\frac{1}{1+j\omega R_\text{on}C}\)

この式が意味するところを，振幅と位相の観点から整理します．

振幅特性\(\left|H(j\omega)\right|=\frac{1}{\sqrt{1+(\omega R_\text{on}C)^2}}\)
位相特性\(\angle H(j\omega)=-\tan^{-1}(\omega R_\text{on}C)\)

入力がゆっくり変動する（低周波）場合にはほぼ理想的に追従しますが，入力が高速に変化するほど（\(\omega\) が大きいほど）振幅が減衰し，位相が遅れるという特徴が現れます．この振幅と位相の誤差を十分小さくするには，次式を満たす必要があります．AC 入力の場合，DC 入力で学んだ制約に加えて，こちらの制約も重要です．

\(\omega R_\text{on}C \ll 1\)

これは，オン抵抗とコンデンサが作るローパスフィルタが，入力信号の周波数成分よりも十分高速に応答できることを意味しています．

DC 入力のとき　→「充電不足が起きないように」　→\( R_\text{on}C \ll T_S/2\)
AC 入力のとき　→ 上記に加えて「波形の歪みが起きないように」　→ \(\omega_\text{max} R_\text{on}C \ll 1\)

AC 入力では “十分な充電” に加えて “十分な追従速度” が必要になるため，DC 入力よりも厳しい条件が課されることが分かります．

nMOSスイッチの実装と非線形性

ここで再び，S/H 回路のスイッチとして実際に使用される nMOS トランジスタのふるまいに戻って考えます．前章では，MOS スイッチは理想スイッチのようには動作しないことを確認しましたが，その原因の中心がオン抵抗 \(R_\text{on}\) にあります．

nMOS のオン抵抗は，以下の式で近似できます．

\(R_\text{on}=\frac{1}{\mu_n C_\text{ox}\frac{W}{L}\left(V_{DD}-V_\text{in}-V_{THn}\right)}\)

この式で最も重要なのは，分母の中に入力電圧 \(V_\text{in}\) が含まれている点です．これが，nMOS スイッチに本質的な非線形性をもたらします．

式を見れば分かるように，nMOS スイッチの導通はゲートソース電圧\(V_{GS} = V_{DD} – V_\text{in}\)で決まります．
入力電圧 \(V_\text{in}\) が大きくなると：
\(V_{GS}\) が小さくなる→ドレイン–ソース間の導電度（電流を流す能力）が低下→\(R_\text{on}\)が増加という事象が起きます．そして，ついには\(V_\text{in} = V_{DD} – V_{THn}\)となるとゲートソース電圧がしきい値に達し，スイッチが完全にオフしてしまいます．
つまり nMOS スイッチは，入力電圧が大きくなるほど導通しづらくなるという根本的な制約を持っているのです．

この \(V_\text{in}\) 依存による非線形性は，S/H 回路の性能に以下の2つの影響を与えます．

入力レンジの上限制約

入力が高くなると \(R_\text{on}\) が急増し，最終的にはスイッチがオフするため，理論上の最大振幅よりも前にスイッチが機能しなくなるという問題があります．

アナログフロントエンドでの“実効入力レンジ”が制限される要因です．

\(R_\text{on}(V_\text{in})\) による非線形歪み

もし入力信号が時間的に変化している場合，S/H 回路の出力は

\(v_\text{out}(t) \propto \frac{1}{1 + j\omega R_\text{on}(V_\text{in}) C}\)

のように，\(V_\text{in}\)に依存して変化する \(R_\text{on}\) を通して決まります．

つまり，入力が大きい瞬間だけ充電に時間がかかり，小さい瞬間は早く充電されるため，充電不足，波形の歪み（非線形），ゲイン誤差・サンプリング誤差増大といった現象が発生します．

特に AC 入力で問題になりやすく，前章の条件\(\omega R_\text{on}C \ll 1\)を満たしにくくなり，帯域内でも波形が歪む可能性があります．

設計ポイント

ここまでで，現実的な MOS スイッチが持つ非理想性と非線形性を確認し，それらがS/H回路の特性に深刻な影響を与えることを学びました．しかし，原因が分かれば対策もできます．ここでは，実際に設計する際のポイントを実務目線でまとめます．アナログ設計者としてまず意識すべきなのは，「RC 時定数を小さく保つこと」と「入力範囲の制約を守ること」の2点です．

\(R_\text{on}C\) の時定数を，サンプリング周期・信号周波数の両方に対して十分小さくする
入力レンジを \(V_{DD}-V_{THn}\) 未満に制限し，nMOS の導通が維持される範囲に収める

まず，時定数を小さくするためには，オン抵抗 \(R_\text{on}\) を下げる必要があります．\(R_\text{on}\) の式から分かるように，最も手軽なパラメータはトランジスタのサイズ，特に \(W／L \)を大きくすることです．
L については，とりあえずプロセスの最小 L を使うのがおすすめです．リーク電流の特性やミスマッチを気にしない限り，最小Lを選択することは実務上よくある選択です．
次に，W を大きくしてオン抵抗を下げていきますが，注意すべきは寄生容量の増加です．W を広げるとゲート容量やドレイン・ソース容量が比例して増えていくため，スイッチ自体が大きな負荷となり，場合によっては前段の帯域を阻害することがあります．
したがって W の増加は，「\(R_\text{on}\) の改善」と「寄生容量の悪化」のバランスを見ながら決めていく必要があります．

コンデンサの容量値についても同様です．容量 C は小さいほど時定数は小さくなりますが，小さくしすぎると今度はスイッチの寄生容量や後段の寄生容量の影響が相対的に大きくなってしまうという問題が生じます．トランジスタの寄生容量も非線形特性を含むため，容量 C が小さすぎるとホールド電圧に非線形誤差が乗りやすくなります．したがって，“寄生容量が見えなくなる程度には十分大きな値” を選ぶことが重要になります．

また，入力レンジについては nMOS スイッチ単体の構成では必然的に制約があり，低電圧領域では有効に動作するものの，入力振幅が大きく変動すると非線形性が避けられません．これはデバイス構造上の限界であり，根本的な改善には別のアプローチが必要です．

そこで登場するのが，次回扱う CMOS スイッチで，これは nMOS の弱点を pMOS で相互補完することで，広い入力レンジで低オン抵抗・低歪みを実現します．

まとめると，S/H 回路のスイッチ設計では，

できる限り時定数が小さくなるようにスイッチサイズと容量値を調整する
入力電圧が nMOS の動作範囲に収まるよう，実効入力レンジを見極める

この 2 点が基本となります

まとめ

本稿では，ADC の入力段であるサンプルホールド（S/H）回路と，nMOS スイッチの非理想性について学びました．
S/H 回路は ADC のもっとも前段に位置するため，一度ここで誤差や歪みが生じてしまうと，後段の回路では取り除くことができません．そのため，スイッチの特性，特にオン抵抗\(R_\text{on}\) による非線形性を正しく理解し，設計段階で誤差を最小化することが非常に重要になります．

ポイントを振り返ると次のとおりです：

S/H 回路は“Sample”と“Hold”の 2 フェーズで動作する．
→サンプリングはクロックのフォールエッジで決まる．
理想スイッチは完全ショート／完全オープンだが，MOS スイッチは有限の\(R_\text{on}\)を持つ．
S/H回路では下記条件を満たす必要がある．
- \(R_\text{on}C \ll T_S/2\):サンプル期間内に十分に充電．
- \(\omega R_\text{on}C \ll 1\):振幅誤差・位相遅れの抑制．
nMOS のオン抵抗は入力\(V_\text{in}\)に依存するため必然的に非線形となる．
設計では“時定数を小さく保つ”ことと“入力範囲を守る”ことが鉄則．　
→W／L の調整，容量値の選択，寄生容量の扱いが重要なポイントになる．

以上です．ここで扱った内容は，ADC の前段として非常に本質的な部分です。

次回は nMOSの弱点を補う CMOS スイッチ（Transmission Gate）を扱い，広い入力レンジと低オン抵抗を両立する設計手法について解説します．

最後まで読んでいただきありがとうございました．